一种可编程的全数字锁相环路的实现

摘要：介绍了一种基于fpga可编程技术实现的用于无线通信实验系统的全数字锁相环路。详细叙述了其工作原理、工作性能、电路实现和仿真结果。关键词：fpga全数字锁相环路vhdl语言

锁相环路已在模拟和数字通信及无线电电子学等各个领域中得到了极为广泛的应用，特别是在数字通信的调制解调和位同步中常常要用到各种各样的锁相环。锁相就是利用输入信号与输出信号之间的相位误差自动调节输出相位使之与输入相位一致，或保持一个很小的相位差。最初的锁相环全部由模拟电路组成，随着大规模、超高速数字集成电路的发展及计算机的普遍应用，出现了全数字锁相环路。所谓全数字锁相环路，就是环路部件全部数字化，采用数字鉴相器（dpd）、数字环路滤波器（dlf）、数控振荡器（dco）构成锁相环路。在用altera公司的epfl0k10tcl44-3芯片设计一种无线通信实验系统的fsk、dpsk、qam调制解调器时，利用剩余的10％fpga资源设计出了一种可编程全数字锁相环路，它成功地为该通信实验系统的调制解调器提供了64khz、56khz和16khz三种精确、稳定的时钟信号。

1全数字锁相环的电路设计

1.1dpll工作原理分析