64位MIPS的起源,回顾及展望

早在20世纪80年代中期，摩尔定律就已经为集成电路的设计人员带来了严峻的挑战。如何使用所有这些复杂的晶体管。对于新型risc处理器的设计人员来说，处理器要求的晶体管体积更小，数量更多。因此，在1988年开始定义mipsr2/3000的后续产品时，我们在继续采用risc原理的同时，也在寻求可以使用更多晶体管的方法。当时存在的一些问题和发展趋势，不仅使我们的工作迷失了方向，而且也使r4000处理器陷入困境。第一个问题或者说是机遇（视您的观点而定）是在试图实现较低的每指令周期（cpi）时认识到大量高速缓存的重要性，因为对cpi降级起最大作用的是由高速缓存故障所引起的处理器失速。可接受的最低高速缓存大小约8kbytes，分别用于指令和数据，表明这些高速缓存在r2/3000系列处理器中均是外部的。然而，cpi当然不会是整个决定因素。总体计算吞吐量是ipc（1/cpi）和频率的乘积，而在r2/3000家族中，处理器频率受限于这些相同外部高速缓存的访问速度。将内部高速缓存和外部高速缓存的最高频率和最大高速缓存大小的频率与ipc乘积绘制成图，使我们能够迅速评估相关的折衷方法。从图上来看，由于cpi改进在32kbyte之上趋于平缓，但是性能改进因频率增加而继续呈线性发展，因而它非常有利于集成高速缓存。在采用1.0微米技术的r4000中，我们最后以8kbyte指令与数据高速缓存而告终。

一旦集成了高速缓存，就有机会通过将高速缓存访问管道化来进一步提高频率。甚至有可能在必要时，在地址解码和阵列存取之间放置管道注册器。对于r4000，2周期高速缓存访问可以产生一个8阶管道，而r2/3000却只能产生5阶单周期高速缓存访问。通过risc架构开创先河，使用更出色的管道粒度的技术称为超级流水线，后来在x86架构实施中发挥到极至。虽然这不像高速缓存的使用那么明显，但是随着相对于额外长度近似线性的增长，加深管道同样也要使用更多的晶体管。这种线性增长适用于控制逻辑和数据路径逻辑。