数字钟

安徽工业大学

《数字逻辑》课程报告

课程名称：数字钟

姓名：专业班级：指导教师：

2013/05/31

1.数字钟的组成及基本原理

图a如图a所示，数字钟电路系统由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，即：能准确计时，以数字形式显示小时、分秒的时间；小时计时以“24进1”，分和秒的计时以“60进1”；具有校正时和分的功能。扩展电路完成数字钟的扩展功能。

1.1系统的工作原理：

振荡器产生稳定的高频脉冲信号，作为数字中的时间基准，然后经分频器输出标准秒脉冲。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示，计时出现误差时可以进行校时、校分。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。

2.各单元电路的基本原理

2.1振荡器电路

振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟的准确程度。一般来说，振荡器的频率越高，计时精度越高，但耗电量增大且分频级数多。一般有如下几种方案构成振荡器电路：

方案1：如图1-1所示为电子手表集成电路中的晶体振荡器电路，常取晶振的频

率为32768hz，因其内部有15级2分频集成电路，所以输出端正好可得

到1hz的标准脉冲。该方案优点是走时准确及稳定，集成度高，所需芯

片少。方案2。由集成电路定时器555与rc组成的多谐振器，电路图如图1-2。输出频

率为1000hz。该方案的优点是起振容易，振荡周期调节范围广，缺点是

频率稳定性差，精度低，所以在本实验中不宜使用。

方案3：由集成逻辑门与rc组成的对称式多谐振荡器，可以输出频率为1mhz的

脉冲。该方案的优点是精度高，集成简单，所需元器件少。

由于此次设计所提供的芯片主要是74ls00且方案三精度较高，连线简单所以选用方案三。

2-1

2-22.2分频器电路

分频器的功能主要有两个。一是产生标准秒脉冲信号，二是提供功能扩展电路所需要的信号。选用中规模集成芯片74ls90可以完成上述功能，用6个级联即可以得到1hz的脉冲，该方案原理简单，易于调试，且可以得到各种频率的脉冲，适合功能的扩展。因此此次设计选用该方案。

2.3计数器电路