数字逻辑设计报告

《数字逻辑课程设计》

姓名：宋国正班级：计142学号：149074056

2016年9月25日

1

一、设计任务要求

数字时钟是由振荡器、分频器、计秒电路、计分电路、计时电路组成。计时采用24h和12h两种。当接通电源或数字钟走时出现误差，都需要对数字钟作时、分、秒时间校正。本次设计的具体要求如下：

1、显示时、分、秒的十进制显示，采用24小时制。

2、校时功能。

3、整点报时。

二、设计思路

1、数字钟的组成原理图

数字式电子钟实际上是一个对标准1hz进行计数的计数电路。秒计数器满60后向分计数器进位，，分计数器满60后向时计数器进位，时计数器按24翻1规律计数，计数输出经译码器送led显示器，由于计数的起始时间不可能与标准时间一致，故需要在电路上加上一个校时电路。

同时标准的1hz时间信号必须做到准确、稳定，通常使用石英晶体振荡器电

2

路构成。

时显示器

分显示器秒显示器

时译码器

分译码器

秒译码器

时计数器

时计数器时计数器

校时电路

振荡器

分频器

2、数字钟设计方案

为完成上述功能，可以把数字钟系统划分为三部分。时针源（即标准秒钟的产生电路）主体电路，扩展电路。主体电路eda设计又可划分为计时电路、校时电路、译码显示电路3部分。

3

3、底层电路设计